Размещение компонентов и трассировка многослойных печатных плат высокой сложности (FPGA/SoC, DDR, JESD204, PCIe, Ethernet, LVDS, GT); Трассировка ВЧ трактов (AD9361, ADRV9008, распределение LO, дифференциальные RF линии, controlled impedance); Разработка структуры слоёв, участие в выборе материалов и согласование параметров с производством; Контроль требований Signal Integrity / Power Integrity: импеданс, длины линий, дифференциальные пары, возвратные токи, размещение decoupling; Подготовка требований к размещению компонентов совместно со схемотехниками и участие в архитектуре печатной платы; Использование технологий высокой плотности монтажа: blind/buried via, microvia, via-in-pad, backdrill при необходимости; Подготовка комплекта производственной документации: Gerber, drill files, stackup, fabrication notes, сборочные файлы; Взаимодействие с производителями печатных плат и контрактными производствами, согласование технологических ограничений; Проведение DFM/DFT анализа, проверка технологичности, участие в подготовке плат к производству; Участие в анализе проблем трассировки и внесение изменений по результатам отладки; При желании: в разработке архитектуры (ТЗ, Э1, Э2), разработка схем принципиальных электрических (Э3), а также погружение в любую из смежных областей разработки встраиваемых систем: архитектура систем, программирование ПЛИС или МК и пр.